

大模型 KV Cache 低层传输 与存储量化分析

面向 UB 底层开发团队：开源推理框架（vLLM, Mooncake, SGLang, LMCache）的微观设计、数据重组与物理传输推导

📁 内存池与注册

🔍 微观 Gather/Scatter

📊 量化推导模型

开源框架在异构介质上的内存管理全景对比

内存注册与池化

评估维度	vLLM (Native)	Mooncake (Store/Engine)	SGLang (HiCache)	LMCache (Middleware)
DDR 内存注册	<code>torch.empty(..., pin_memory=True)</code> 预分配锁页内存	HugePages / <code>posix_memalign</code> + <code>ibv_reg_mr</code> 注册为 RDMA MR	Host Pinned Memory Allocator, 支持零拷贝映射	启动时预分配 CPU Pinned Tensor (<code>l1-size-gb</code>)
基础管理粒度	固定 Block 粒度 (默认 16/32 Tokens)	动态 Slab/Segment 粒度 (1MB, 4MB, 16MB)	Token Slot / Radix Tree 节点粒度	固定 Chunk 粒度 (默认 256 Tokens)
分配与回收	Block Table Free-List 索引栈, 无碎片	Slab Allocator / CacheLib, LRU/LFU 组回收	Radix Tree 节点动态剪枝与 LRU 淘汰	Hash Table 寻址 + 双向链表 LRU 管理
TP 并行形态	离散 Paged Block, 每 Rank 独立持有 Head 切片	打散平铺为连续 Segment/Slice 存储	L1 HBM 离散, L2/L3 平铺连续存储	Flatten 连续 Chunk, 强绑定 <code>Rank_ID</code> Key
远端/跨节点	外挂 Connector (LMCache / Mooncake)	原生 GPUDirect RDMA (GDR) 统一池化	L3 Remote Backend (Mooncake / 3FS)	多级 Storage Adapters (TCP / RDMA)

</> GPU 侧 Gather/Scatter 算子微观过程

- 1. 向量化访存指令：调用 LDG.128 / STG.128 内核，以 16-Byte 向量化指令并发读取 GPU Paged Block。
- 2. 线程映射拓扑：CUDA Thread Grid 映射 Token 序列，Thread Block 映射 Attention Head，将分散物理页数据在微秒级内平铺（Flatten）至连续 Staging Memory。
- 3. 解决 PCIe 饥饿：避免逐个小 Block 发起 DMA，将小包打包为 256-Token Chunk，使 PCIe 传输利用率从 ~45% 提升至 92%+。

品 TP 多卡隔离与 Key 寻址契约

- 1. 进程与空间天然隔离：在 TP 并行场景下，各 TP Rank Worker 独立运行，仅感知属于当前卡（Rank i ）的 Attention Head，**无跨卡通信**。
- 2. 强绑定 Key 命名契约：Connector 在打包连续 Slice 交付 Mooncake/LMCache 时，使用全局唯一键：

Key = Hash(Tokens) + "_layer_" + L_{id} + "_rank_" + Rank_{id}
- 3. 加载解包：命中的 Rank 向存储提取特定 Key 的二进制 Slice，通过 Scatter Kernel 散写回当前 GPU 重新分配的离散页。

KV Cache 从推理框架到物理硬件线的完整路径

[全路径链路](#)

1. 逻辑与地址解析

Scheduler 匹配前缀导出 `block_table`，Connector 计算 Block 绝对物理地址与 Chunk Hash。

1

2. GPU Gather 平铺

调起 CUDA Gather 内核，Vectorized `LDG.128` 读取离散 HBM 页，平铺写入 GPU Staging Buffer。

2

3. PCIe DMA & NUMA

`cudaMemcpyAsync` 将 Staging 数据刷入对齐 NUMA 节点的 Host Pinned DDR，做双缓冲流水线重叠。

3

4. GPUDirect RDMA

NIC 充当 PCIe Master 直接拉取 HBM/DDR，封装 RoCEv2 数据包直达远端 Node HBM。

4

PCIe 报文与 RDMA 网络数据包微观开销分析

报文与协议损耗

传输协议 / 路径	有效载荷 (Payload)	协议包头 (Overhead)	传输有效率 (η)	微观瓶颈与优化策略
PCIe 5.0 TLP (16-Token 小块)	256 Bytes	24 Bytes (Header+LCRC+Frame)	~91.4%	小包导致 API Launch 延迟与 PCIe 指令队列饥饿。
PCIe 5.0 TLP (256-Token Chunk)	4,096 Bytes (MPS)	24 Bytes	~99.4%	LMCache/Mooncake 聚合 Chunk 填满 Max Payload Size。
RoCEv2 RDMA (GDR 网络)	4,096 Bytes (MTU)	58 Bytes (ETH+IP+UDP+BTH+ICRC)	~98.6%	GPUDirect RDMA 绕过 CPU 内存拷贝，零拷贝直达。
跨 NUMA 节点 UPI/xGMI 互联	N/A	跨 Socket 总线路由开销	衰减 25%~40%	需用 <code>numactl --membind</code> 严格限制 CPU 绑定，避免跨 Socket。

物理尺寸与端到端传输延时量化模型

第一性原理公式

单 Token KV Cache 物理尺寸公式 (TP=8 校准)

全模型单 Token 总尺寸 S_{kv_total} (假设 L_{layer} 层, H_{kv} 个头, D_{head} 维, FP16) :

$$S_{kv_total} = 2 \times L_{layer} \times H_{kv} \times D_{head} \times B_{elem}$$

以 **Llama-3-70B** ($L = 80$, $H_{kv} = 8$ GQA, $D = 128$, $B = 2$ Bytes) 为例, 全模型 $S_{kv_total} = 320$ KB/Token。

张量并行 TP=8 单卡切片: 单卡承载头数 $H_{kv_rank} = 8 / 8 = 1$:

$$S_{kv_rank} = \frac{S_{kv_total}}{TP} = 40 \text{ KB / Token / Rank}$$

端到端延时与物理带宽诉求公式

传输过程由 Pipeline 重叠组成, 总延时 T_{total} 模型:

$$T_{total} = T_{meta} + \max (T_{gather} , T_{xfer_bus} , T_{scatter}) + T_{sync}$$

根据 TTFT / TPOT 业务 SLA 倒推单卡推导有效物理带宽 BW_{Req} :

$$BW_{Req} = \frac{Batch \times SeqLen \times S_{kv_rank}}{T_{budget}}$$


不同业务场景量化推导与底层硬件需求 (TP=8)

场景量化推导

业务场景类型	并发与序列	集群总数据量	单卡数据量 (TP=8)	SLA 预算	单卡有效带宽	底层硬件与拓扑诉求
高并发短上下文 (在线客服 API)	Batch = 128 Seq = 2,048	83.88 GB	10.48 GB	200 ms (Swap In)	52.4 GB/s	PCIe 5.0 x16 极限贴边 (58.8 GB/s 实用极限)，必须依赖 Chunk 批处理压榨。
中并发长上下文 (RAG 文档问答)	Batch = 16 Seq = 32K (32,768)	167.77 GB	20.97 GB	1500 ms (TTFT SLA)	13.98 GB/s	单卡只需 111.8 Gbps 有效网络吞吐，配置单卡 200G/400G RoCEv2 网卡即可。
极端长文本 PD分离 (超长代码/标书)	Batch = 1 Seq = 128K (131,072)	41.94 GB	5.24 GB	500 ms (Prefill → Decode)	10.48 GB/s	单卡需 83.88 Gbps 有效吞吐，单卡配 100G/200G RDMA (GDR 零拷贝) 即可打满。
代码生成 Agent (复杂前缀命中)	Batch = 32 Seq = 8K (8,192)	83.88 GB	10.48 GB	800 ms (前缀复用)	13.10 GB/s	单卡需 104.8 Gbps 有效吞吐，配置单轨 200G/400G RDMA + PCIe 5.0 即可。

传输机制对物理总线有效利用率的影响对比

利用率对比



💡 **关键工程结论：**原生 16-Token 小块传输因频繁 CUDA Launch 和 PCIe 事务头开销，带宽利用率不足 50%；通过 **LMCache 256-Token 逻辑 Chunk 聚合** 与 **Mooncake GPUDirect RDMA 零拷贝**，可将物理总线压榨至 92%~98% 理论极限。

Q & A

深入底层数据搜集、重组与硬件传输，协同构建 UB 高性能 LLM 推理基础设施

</> UB 底层系统架构与研发团队